高级ASIC设计工程师(无线信道)

待聘编制  1人

 

岗位职责:

1、定义设计模块结构并编写芯片设计规范;

2、使用VHDL/Verilog编写逻辑模块的RTL代码;

3、编写测试向量对模块进行仿真验证;

4、在FPGA平台上进行芯片级的测试验证;

5、进行模块级的芯片综合与时序分析;

6、编写完整的设计和验证报告。

 

任职要求:

1、具有电子或通信工程类硕士以上学历;

2、熟练运用Verilog/VHDL进行芯片前端设计,熟练运用设计仿真综合和测试工具,如quartus,Xilinx,modelsim,nc,debussy,逻辑分析仪,信道仿真设备等;

3、具备电路思想,并拥有故障定位和解决问题的能力;

4、有3年以上低功耗或低成本芯片设计经验;

5、拥有CMMB、DTMB、LDPC、DVB等项目经验者优先;

6、工作认真严谨,积极上进;

7、良好的团队合作意识和沟通能力。

  

应聘者请提供详细的中英文简历及薪资需求。Mail:hr@hdigroup.cn      电话:021-61871158